En este sistema, se presenta una nueva clase de arquitectura híbrida AHt-MPSoC en la que los aceleradores de hardware se comparten entre los procesadores de forma que se reduce el coste del sistema y se aumenta el rendimiento. Se propone un novedoso esquema de memoria híbrida que se evalúa a través de una extensa simulación para mostrar mejoras significativas en el rendimiento. La arquitectura MPSoC heterogénea asimétrica híbrida consiste en una célula de memoria estática de acceso aleatorio (SRAM) y una memoria dinámica de acceso aleatorio integrada (eDRAM) en asociación con la metodología del acelerador de hardware (HWA) compartido para determinar las tareas computacionales comunes entre las tareas concurrentes de la aplicación. Los resultados experimentales muestran que el sistema híbrido AHt-MPSoC propuesto reduce el consumo de energía con respecto al sistema existente y sus compensaciones de área/rendimiento se evalúan muy rápidamente.