L'evolution des technologies des semi-conducteurs vers des geometries de plus en plus fines permet un accroissement des performances et des fonctionnalites par puce. L'objectif de ce travail est de concevoir une machine d'etats en technologie CMOS 0.35 um on exploitant un style de circuit logiques synchronise C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingenieux, base sur le concept maitre esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation realisee en employant des signaux d'horloge; cette logique utilise pour diminuer la complexite, augmenter la vitesse, et une dissipation inferieure de puissance. L'idee fondamentale derriere la logique dynamique est d'utiliser l'entree capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialites dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'etats et leur full custom layout basant sur flot de conception."