Der RISC-Prozessor TOOBSIE: Hintergrundband zum Buch „VLSI-Entwurf eines RISC-Prozessors“ für den Entwurfsspezialisten
Autor Ulrich Golze Traducere de Peter Blinzer, Elmar Cochlovius, Michael Schäfers, Klaus-Peter Wachsmannde Limba Germană Paperback – 14 iun 2012
Preț: 253.95 lei
Nou
Puncte Express: 381
Preț estimativ în valută:
48.61€ • 52.27$ • 40.52£
48.61€ • 52.27$ • 40.52£
Carte tipărită la comandă
Livrare economică 16-23 decembrie
Preluare comenzi: 021 569.72.76
Specificații
ISBN-13: 9783322895523
ISBN-10: 3322895521
Pagini: 444
Ilustrații: VIII, 431 S.
Dimensiuni: 157 x 244 x 23 mm
Ediția:Softcover reprint of the original 1st ed. 1995
Editura: Vieweg+Teubner Verlag
Colecția Vieweg+Teubner Verlag
Locul publicării:Wiesbaden, Germany
ISBN-10: 3322895521
Pagini: 444
Ilustrații: VIII, 431 S.
Dimensiuni: 157 x 244 x 23 mm
Ediția:Softcover reprint of the original 1st ed. 1995
Editura: Vieweg+Teubner Verlag
Colecția Vieweg+Teubner Verlag
Locul publicării:Wiesbaden, Germany
Public țintă
Upper undergraduateCuprins
1 Einleitung.- 2 Die Befehle im einzelnen.- 3 Das Interpreter-Modell als VERILOG-Code.- 4 Das Grobstrukturmodell.- 4.1 Die Pipeline-Control-Unit PCU.- 4.2 Die Bus-Control-Unit BCU.- 4.3 Der Branch-Target-Cache BTC.- 4.4 Die Behandlung von Interrupts.- 4.5 Die Systemumgebung.- 4.6 Experimente mit dem Grobstrukturmodell.- 4.7 Quellcode des Grobstrukturmodells.- 5 Das Gattermodell.- 5.1 Hierarchische Gliederung.- 5.2 Der Prozessor-Chip (Ebene 1).- 5.3 Die Pipeline-Stufen (Ebene 2).- 5.4 Die Caches und andere Untermodule (Ebene 3).- 5.5 Schematics.- Literatur und Index.
Notă biografică
Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.