Implementaci n de la aritm tica de cuerpos finitos en hardware reconfigurable. El objetivo principal de la tesis se ha conseguido construyendo un nuevo algoritmo escalable de multiplicaci n en cuerpos finitos (del tipo GF(2m)). El algoritmo escalable propuesto ha sido dise ado en hardware reconfigurable. Para este algoritmo se presenta un dise o mixto hardware-software de un multiplicador para cuerpos finitos binarios.