Ce memoire traite de la fiabilite des composants MOS et des oxydes SiO2 ultra-minces. Le courant de fuite dans l'oxyde du aux contraintes electriques est modelise par un effet tunnel assiste par defauts, le claquage mou (soft-breakdown) par un amincissement local de l'oxyde et les fuites a basse tension comme un effet tunnel via des etats d'interface. Les degradations suivent une loi d'acceleration en VG et la probabilite de creation de defauts est obtenue en fonction de l'energie des porteurs. Puis la fiabilite du transistor lors de stress AC en porteurs chauds a ete etudiee. L'estimation quasi- statique de la duree de vie est appliquee au cas du transistor de passage et ses limitations sont pointees en cas de relaxation. Pour le procede, on a analyse les degats dans le volume du semi-conducteur et les courants de fuite induits par une implantation ionique a haute energie. Une methodologie optimisee de detection des defauts latents dus au Wafer Charging utilisant des injections breves de porteurs chauds est decrite. Enfin, nous avons identifie par DLTS deux defauts lies a une contamination au Fer dans le Silicium (paire Fe-B et Fer interstitiel)."