Les travaux de cette these portent sur l'etude des architectures de systemes et de circuits des recepteurs radiofrequences a faible courant de consommation pour des applications automobiles ciblees, fonctionnant dans les bandes ISM inferieures au gigahertz. Ces recepteurs doivent etre multistandards (ETSI, FCC, ARIB...) et multicanaux. Le courant de consommation du recepteur, a l'exception de la partie numerique, ne doit pas exceder 10 mA, soit 40 % de reduction par rapport a la moyenne de l'etat de l'art industriel propose en debut de ce travail. En se basant sur un etat de l'art des recepteurs RF et la theorie associee a leur dimensionnement en fonction des specifications et des performances voulues, deux strategies de reduction du courant de consommation sont considerees. La premiere emploie une architecture heterodyne a rejection d'image, basee sur une structure de Weaver a filtre polyphase, ou le courant des blocs critiques est optimise en fonction du controle de gain place en tete du recepteur. La seconde utilise une architecture a sous-echantillonnage qui permet de reduire le courant consomme par le synthetiseur de frequence."