Cantitate/Preț
Produs
Total produse
Vezi coșul
Verilog: Modellbildung für Synthese und Verifikation de Bernhard Hoppe

Verilog: Modellbildung für Synthese und Verifikation: Grundlagen der Elektro- und Informationstechnik

Autor Bernhard Hoppe
de Limba Germană Paperback – 19 sep 2006
Das Lehrbuch vermittelt alle relevanten Grundlagen und Anwendungsmöglichkeiten von Verilog und ermöglicht so einen schnellen Einstieg und Überblick. Jedes Kapitel enthält Übungsaufgaben mit Lösungen; dem Buch ist eine CD mit Powerpoint-Folien für den Unterricht, einer Laboranleitung mit Zugang zu der XILINX Studentenversion für den Simulator MODELSIM und Quellcodes beigelegt.
Citește tot Restrânge

Preț: 38470 lei

Nou

Puncte Express: 577
Preț estimativ în valută:
7365€ • 7574$ • 6110£

Carte disponibilă

Livrare economică 29 ianuarie-12 februarie

 Adaugă în coș

Wish list
Gift list
Am citit!
Adaugă în listă
Preluare comenzi: 021 569.72.76

Specificații

ISBN-13: 9783486580044
ISBN-10: 3486580043
Pagini: 302
Ilustrații: , mit CD-ROM
Dimensiuni: 170 x 240 x 19 mm
Greutate: 0.69 kg
Editura: De Gruyter
Colecția De Gruyter Oldenbourg
Seria Grundlagen der Elektro- und Informationstechnik

Locul publicării:Berlin/Boston

Cuprins

- Einführung: Geschichte der Sprache; Was sind HDLs; Vergleich Verilog/VHDL; Normung der Sprache durch IEEE als Verilog 2001 - Designmethoden für digitale Schaltungen; Implementierungstechniken (ASIC, FPGA etc.) - Verilog-Grundlagen: Primitive, Datentypen, Operatoren - Aufbau von Verilog-Modellen - Simulation von Schaltungsmodellen in Verilog, Signalgeneratoren und Testbenches - Strukturelle Modelle und Hierarchien - Verhaltensmodellierung mit Verilog - Zustandsautomaten und Datenpfadmodelle - Designbeispiele - Vergleich Verilog/VHDL - Cosimulation von gemischten Verilog/VHDL-Modellen - Anhänge