L'augmentation du parallelisme dans les circuits impose de nouvelles contraintes sur les supports de communications dans les SOC (system on chip). Les communications par bus ne permettent pas un passage a l'echelle. L'alternative basee sur la notion de reseau integre sur puce (NoC pour Network on Chip) permet d'une part, de disposer d'architectures de communications flexibles et performantes et d'autre part de supporter un nombre grandissant d'IP. Dans ce contexte, notre contribution consiste a implementer en langage SystemC (niveau TLM) un NOC de topologie FAT-TREE. Cette topologie presente plusieurs avantages tels qu'une bande passante large et une latence faible par rapport aux autres topologies. L'environnement developpe permet de generer, simuler et evaluer des reseaux bases sur les NOC Fat-tree."