The Verilog® Hardware Description Language

Autor Donald E. Thomas, Philip R. Moorby

en Limba Engleză Paperback – 15 feb 2014

xv From the Old to the New xvii Acknowledgments xxi 1 Verilog – A Tutorial Introduction 1 Getting Started 2 A Structural Description 2 Simulating the binaryToESeg Driver 4 Creating Ports For the Module 7 Creating a Testbench For a Module 8 11 Behavioral Modeling of Combinational Circuits Procedural Models 12 Rules for Synthesizing Combinational Circuits 13 14 Procedural Modeling of Clocked Sequential Circuits Modeling Finite State Machines 15 Rules for Synthesizing Sequential Systems 18 Non-Blocking Assignment ("

Citește tot Restrânge

Toate formatele și edițiile

	Preț	Express
Paperback (2)	378^.64 lei 6-8 săpt.
Springer Us – 5 noi 2012	378^.64 lei 6-8 săpt.
Springer Us – 15 feb 2014	579^.42 lei 6-8 săpt.
Hardback (1)	724^.22 lei 6-8 săpt.
Springer Us – 30 iun 2002	724^.22 lei 6-8 săpt.

Preț: 579^.42 lei

Preț vechi: 681^.67 lei
-15% Nou

Puncte Express: 869

:
110^.89€ • 115^.52$ • 92^.20£

Carte tipărită la comandă

Livrare economică 08-22 februarie 25

Adaugă în coș

Wish list
Gift list
Am citit!

Adaugă în listă

Preluare comenzi: 021 569.72.76

Specificații

ISBN-13: 9781475775891
ISBN-10: 147577589X
Pagini: 408
Ilustrații: XXII, 382 p. With online files/update.
Dimensiuni: 155 x 235 x 21 mm
Greutate: 0.57 kg
Ediția:5th ed. 2002. Softcover reprint of the original 5th ed. 2002
Editura: Springer Us
Colecția Springer
Locul publicării:New York, NY, United States

Public țintă

Graduate

Cuprins

Verilog — A Tutorial Introduction.- Logic Synthesis.- Behavioral Modeling.- Concurrent Processes.- Module Hierarchy.- Logic Level Modeling.- Cycle-Accurate Specification.- Advanced Timing.- User-Defined Primitives.- Switch Level Modeling.- Projects.

Papetărie, jocuri, reviste