Verification by Error Modeling: Using Testing Techniques in Hardware Verification: Frontiers in Electronic Testing, cartea 25
Autor Katarzyna Radecka, Zeljko Zilicen Limba Engleză Hardback – 30 noi 2003
Toate formatele și edițiile | Preț | Express |
---|---|---|
Paperback (1) | 637.28 lei 6-8 săpt. | |
Springer Us – 7 dec 2010 | 637.28 lei 6-8 săpt. | |
Hardback (1) | 645.14 lei 6-8 săpt. | |
Springer Us – 30 noi 2003 | 645.14 lei 6-8 săpt. |
Din seria Frontiers in Electronic Testing
- 15% Preț: 639.25 lei
- 18% Preț: 1110.24 lei
- 18% Preț: 948.47 lei
- 18% Preț: 946.55 lei
- 18% Preț: 952.72 lei
- 18% Preț: 944.82 lei
- 18% Preț: 808.75 lei
- 18% Preț: 945.79 lei
- 18% Preț: 1226.24 lei
- 15% Preț: 644.49 lei
- 15% Preț: 649.87 lei
- 18% Preț: 943.07 lei
- 15% Preț: 642.51 lei
- 18% Preț: 948.61 lei
- 18% Preț: 953.65 lei
- 15% Preț: 644.30 lei
- 18% Preț: 951.29 lei
- 20% Preț: 990.30 lei
- 18% Preț: 968.03 lei
- 18% Preț: 947.35 lei
- 15% Preț: 642.51 lei
- 15% Preț: 646.11 lei
- 15% Preț: 641.85 lei
- 18% Preț: 950.96 lei
Preț: 645.14 lei
Preț vechi: 758.99 lei
-15% Nou
Puncte Express: 968
Preț estimativ în valută:
123.48€ • 128.42$ • 103.48£
123.48€ • 128.42$ • 103.48£
Carte tipărită la comandă
Livrare economică 13-27 martie
Preluare comenzi: 021 569.72.76
Specificații
ISBN-13: 9781402076527
ISBN-10: 1402076525
Pagini: 236
Ilustrații: XV, 216 p.
Dimensiuni: 155 x 235 x 18 mm
Greutate: 0.55 kg
Ediția:2003
Editura: Springer Us
Colecția Springer
Seria Frontiers in Electronic Testing
Locul publicării:New York, NY, United States
ISBN-10: 1402076525
Pagini: 236
Ilustrații: XV, 216 p.
Dimensiuni: 155 x 235 x 18 mm
Greutate: 0.55 kg
Ediția:2003
Editura: Springer Us
Colecția Springer
Seria Frontiers in Electronic Testing
Locul publicării:New York, NY, United States
Public țintă
ResearchCuprins
Boolean Function Representations.- Don’t Cares and Their Calculation.- Testing.- Design Error Models.- Design Verification by At.- Identifying Redundant Gate and Wire Replacements.- Conclusions and Future Work.
Recenzii
From the reviews:
"This monograph presents, as its main contribution, methods to gain more confidence in verification by simulation. … The methods presented in this book may be suitable to verify gate level circuits which may have small modifications after automatic optimization or some manual interaction." (Reiner Kolla, Zentralblatt MATH, Vol. 1049 (24), 2004)
"This monograph presents, as its main contribution, methods to gain more confidence in verification by simulation. … The methods presented in this book may be suitable to verify gate level circuits which may have small modifications after automatic optimization or some manual interaction." (Reiner Kolla, Zentralblatt MATH, Vol. 1049 (24), 2004)