Fault-Tolerance Techniques for SRAM-Based FPGAs: Frontiers in Electronic Testing, cartea 32
Autor Fernanda Lima Kastensmidt, Ricardo Reisen Limba Engleză Hardback – 14 iun 2006
Toate formatele și edițiile | Preț | Express |
---|---|---|
Paperback (1) | 635.65 lei 6-8 săpt. | |
Springer Us – 29 noi 2010 | 635.65 lei 6-8 săpt. | |
Hardback (1) | 641.85 lei 6-8 săpt. | |
Springer Us – 14 iun 2006 | 641.85 lei 6-8 săpt. |
Din seria Frontiers in Electronic Testing
- 15% Preț: 639.25 lei
- 18% Preț: 1110.24 lei
- 18% Preț: 948.47 lei
- 18% Preț: 946.55 lei
- 18% Preț: 952.72 lei
- 18% Preț: 944.82 lei
- 18% Preț: 808.75 lei
- 18% Preț: 945.79 lei
- 18% Preț: 1226.24 lei
- 15% Preț: 644.49 lei
- 15% Preț: 649.87 lei
- 18% Preț: 943.07 lei
- 15% Preț: 642.51 lei
- 18% Preț: 948.61 lei
- 18% Preț: 953.65 lei
- 15% Preț: 645.14 lei
- 15% Preț: 644.30 lei
- 18% Preț: 951.29 lei
- 20% Preț: 990.30 lei
- 18% Preț: 968.03 lei
- 18% Preț: 947.35 lei
- 15% Preț: 642.51 lei
- 15% Preț: 646.11 lei
- 18% Preț: 950.96 lei
Preț: 641.85 lei
Preț vechi: 755.13 lei
-15% Nou
Puncte Express: 963
Preț estimativ în valută:
122.83€ • 128.08$ • 102.09£
122.83€ • 128.08$ • 102.09£
Carte tipărită la comandă
Livrare economică 20 martie-03 aprilie
Preluare comenzi: 021 569.72.76
Specificații
ISBN-13: 9780387310688
ISBN-10: 0387310681
Pagini: 184
Ilustrații: XVI, 184 p.
Dimensiuni: 210 x 297 x 13 mm
Greutate: 0.46 kg
Ediția:2006
Editura: Springer Us
Colecția Springer
Seria Frontiers in Electronic Testing
Locul publicării:New York, NY, United States
ISBN-10: 0387310681
Pagini: 184
Ilustrații: XVI, 184 p.
Dimensiuni: 210 x 297 x 13 mm
Greutate: 0.46 kg
Ediția:2006
Editura: Springer Us
Colecția Springer
Seria Frontiers in Electronic Testing
Locul publicării:New York, NY, United States
Public țintă
Academic/professional/technical: Research and professionalCuprins
Radiation Effects in Integrated Circuits.- Single Event Upset (SEU) Mitigation Techniques.- Architectural SEU Mitigation Techniques.- High-Level SEU Mitigation Techniques.- Triple Modular Redundancy (TMR) Robustness.- Designing and Testing a TMR Micro-Controller.- Reducing TMR Overheads: Part I.- Reducing TMR Overheads: Part II.- Final Remarks.
Caracteristici
Very few books discuss fault-tolerance techniques for SRAM-based FPGAs Shows state-of-the-art fault tolerance solutions for FPGAs Shows fault-tolerance techniques that can be applied in different design phases Discusses the main difference between the fault effects in ASIC and FPGA circuits